모아의 기웃기웃 · 이해의 작업대
전공정 연재 8 / 10웨이퍼 위 회로 형성 · 박막 증착
웨이퍼 위에 얇은 막은 어떻게 쌓을까?
PVD·CVD·ALD를 번갈아 눌러 같은 홈에 막이 쌓이는 모습을 비교해 보세요.
왜 박막 증착이 필요할까?
웨이퍼 위에 금속막을 쌓아 전류가 흐를 길을 만들고, 절연막을 쌓아 금속선끼리 닿지 않게 해요. 보호막으로 표면을 덮기도 합니다.
웨이퍼 준비부터 회로 형성까지 · 전공정 보기
같은 홈의 윗면·옆벽·바닥을 비교해 보세요
PVD · 물리 기상 증착
스퍼터링에서는 아르곤 이온이 고체 타깃에서 원자를 떼어 내요. 날아온 원자가 표면에 붙어 막이 돼요.
- 윗면 막
- 옆벽 막
- 바닥 막
옆벽과 바닥의 %는 각각의 두께를 윗면 두께로 나눈 피복률이에요. 모형의 윗면은 20 nm로 맞췄어요. 실제 두께는 공정 조건과 홈의 형태에 따라 달라요.
ALD 한 사이클을 순서대로 살펴보세요
A가 실리콘 위 표면의 반응 자리에 붙어요.
실제 공정에서는 얼마나 자랄까?
- PVD 스퍼터링 · 구리
- 6.7 nm/분
- PECVD · 질화규소
- 약 11 nm/분
- 200 °C 열 ALD · Al₂O₃
- 약 0.116 nm/사이클
UCSB NanoFab의 서로 다른 재료와 장비 사례예요. ALD에서는 사이클을 몇 번 반복할지로 목표 두께를 가늠할 수 있어요.
0.11631 nm/사이클이 일정하다고 가정하면 가 자라요.
평균 두께가 같아도 웨이퍼 안에서 다를 수 있어요
평균 20 nm인 모형에서 중앙과 가장자리의 차이를 늘려 보세요. 같은 웨이퍼 안에서도 절연막의 얇은 지점에는 같은 전압에서 더 강한 전기장이 걸릴 수 있어요.
- 중앙
- 가장자리
- 면적 평균
- 20.0 nm
- 두께 비균일도
여기서는 (최대−최소) ÷ (2×평균) × 100으로 계산해요.
실제 UCSB 이온빔 스퍼터 증착 사례에서는 6인치 웨이퍼의 SiO₂ 두께를 여러 곳에서 쟀어요. 평균 1,677.80 nm, 최소 1,671.09 nm, 최대 1,688.90 nm로, 위 산식을 적용하면 약 0.53%예요.
HBM의 TSV에서는 어떻게 쓸까?
TSV는 실리콘을 관통해 칩을 위아래로 연결하는 통로예요. 공개 장비 사례에서는 CVD로 구멍 벽에 절연막을 입히고, PVD로 구리의 확산을 막는 층과 도금이 시작될 씨앗막을 만들어요.